硬件编程语言的背景与发展脉络

强者就是道理

1.Verilog
定义：
Verilog HDL（简称 Verilog ）是一种硬件描述语言，用于数字电路的系统设计。可对门级、行为级和模块级和系统算法级等多种抽象设计层次进行建模。

主要应用领域：
专用集成电路（ASIC），就是具有专门用途和特殊功能的独立集成电路器件。Verilog 作为硬件描述语言，主要用来生成专用集成电路。
1、可编程逻辑器件
FPGA 和 CPLD 是实现这一途径的主流器件。他们直接面向用户，具有极大的灵活性和通用性，实现快捷，测试方便，开发效率高而成本较低。
2、半定制或全定制 ASIC
通俗来讲，就是利用 Verilog 来设计具有某种特殊功能的专用芯片。根据基本单元工艺的差异，又可分为门阵列 ASIC，标准单元 ASIC，全定制 ASIC。
3、混合 ASIC
主要指既具有面向用户的 FPGA 可编程逻辑功能和逻辑资源，同时也含有可方便调用和配置的硬件标准单元模块，如CPU，RAM，锁相环，乘法器等。

发展历程：

• 1983 年
  

  Verilog 最初由 Gateway Design Automation 公司（GDA）的 Phil Moorby 创建，作为内部仿真器的语言，主要用于逻辑建模和仿真验证

• 1989 年
  

  GDA 公司被 Cadence 公司收购，Verilog 语言私属 Cadence

• 1990 年
  

  Cadence 公司成立 OVI（Open Verilog International）组织，公开 Verilog 语言。

• 1992 年
  

  OVI 决定致力于将 Verilog OVI 标准推广为 IEEE（The Institute of Electrical and Electronics Engineers）标准。

• 1995 年
  

  OVI 成功，IEEE 制定了 Verilog HDL 的第一个国际标准，即 IEEE Std 1364-1995，也称之为 Verilog 1.0。

• 2001 年
  

  IEEE 发布 Verilog 第二个标准（Verilog 2.0），即 IEEE Std 1364-2001, 简称为 Verilog-2001 标准。由于 Cadence 在集成电路设计领域的影响力及 Verilog 语言的简洁易用性，Verilog 成为电路设计中最流行的硬件描述语言。
<hr/>2.VHDL
定义：VHDL【Very-High-Speed Integrated Circuit Hardware Description Language】 超高速集成电路硬件描述语言，描述数字系统电路结构，行为，功能和接口。除了硬件特征的语句外，VHDL的语言形式、描述风格以及语法与一般计算机高级语言类似。
主要应用领域：
军事领域应用，美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言
发展历程：

• 1982年：产生
  
• 1987年：VHDL被IEEE和美国国防部确认为标准硬件描述语言
  
• 1993年：IEEE对VHDL进行修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，IEEE标准的1076-1993版本，简称93版
  

特征：

• VHDL语言需要进行大量说明，程序通常比较长；
  
• VHDL相对于Verilog约束更强，语言更规范
  

<hr/>3.System Verilog
定义：
SystemVerilog【SV】,硬件描述和验证语言，可用于电子系统的建模、设计、仿真、测试和实现。

主要应用领域：数字电路设计和验证

发展历程：

• 2000年：OVI（Open Verilog International）和VHDL International两个组织合并，诞生了Accellera
  
• 2002年：Accellera将用于扩展Verilog的这一部分LRM(Language Reference Manual)【SystemVerilog 3.0】确定为标准同年，Synopsys宣布为SV的发展提供一些新的技术，这些技术非常关键，包括了基于Vera的TestBench构造方法、OpenVera断言技术、与C/C++联合仿真的DirectC仿真接口，以及用来收集和衡量覆盖率的应用程序接口。
  
• 2005年：SystemVerilog 3.1a正式成为IEEE标准
  
• 2009年：SV标准与Verilog标准合并，IEEE Standard 1800-2009
  
• 2017年：IEEE Standard 1800-2017
  

特征：

• Verilog的扩展【验证设计部分】
  

[参考链接]
1.2 Verilog 简介 | 菜鸟教程 (runoob.com)
VHDL语言简介_VHDL的特点_VHDL的优点_VHDL发展历史 - 与非网 (eefocus.com)
http://t.csdn.cn/YXVNp
SystemVerilog | SV发展之路 - 知乎 (zhihu.com)

辉宏翡翠

一直在看